No title available

Publication number: JP5257907
Publication date: 1993-10-08

Inventor:
Applicant:
Classification:

- International: G06F15/78; G06F15/16; G06F15/76; G06F15/16;

(IPC1-7): G06F15/16


- European:

Application number: JP19920052237 19920311 Priority number(s): JP19920052237 19920311

Report a data error here

Abstract of JP5257907

PURPOSE:To reduce electric power in accordance with a load in a multiprocessor system sharing a main storage. CONSTITUTION: At the time of judging that a load is lower than a fixed level, a processor 101 transfers mts own process to the other processor 111 and then controls a device 103 for interrupting its own clock to stop a clock 104. Thereby power consumption can be reduced by said clock stop. In addition, execution environments for all processes can be continuously effectively held. Since a clock terminal 121 is shared by both the processors when the processors are integrated on the same semiconductor chip 100, a time difference between clocks can be reduced.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-257907

(43)公開日 平成5年(1993)10月8日

(51) Int.Cl.⁵

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 15/16

380 Z 9190-5L

審査請求 未請求 請求項の数2(全 6 頁)

(21)出願番号

特願平4-52237

(22)出願日

平成4年(1992) 3月11日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 西井 修

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 津吉 敏明

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 石藤 智昭

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く


(54) 【発明の名称】 オンチップマルチプロセッサシステム

(57) 【要約】

【目的】本発明の目的は、主記憶を共有するマルチプロ セッサシステムで負荷に応じて電力の低減を図ることで

【構成】負荷が一定の水準より軽いとプロセッサ101 が判定した時に、101は自らのプロセスを別のプロセ ッサ111に引き渡し、その後に自らのクロックを遮断 する装置103を制御してクロック104を停止する。

【効果】クロック停止により消費電力の低減が図れる。 またすべてのプロセスの実行環境は良好に保たれ続け る。同時に1つの半導体チップ100内に集積した場 合、クロック端子121はプロセッサに共通なので、ク ロック間時間差は少ない。



20

【特許請求の範囲】

【請求項1】主記憶を共有する第1と第2のプロセッサ ٤,

外部からのクロックが供給されるクロック供給端子と、 該クロック供給端子と上記第1のプロセッサとの間に接 続され、上記クロック供給端子から上記第1のプロセッ サへのクロックの供給/遮断を制御する第1の供給/遮 断回路と、

上記クロック供給端子と上記第2のプロセッサとの間に 接続され、上記クロック供給端子から上記第2のプロセ 10 ッサへのクロックの供給/遮断を制御する第2の供給/ 遮断回路とをワンチップ上に具備してなり、

上記第1と第2のプロセッサの一方のプロセッサでのプ ロセスの負荷の合計が所定の水準より軽いことが判定さ れた際に、該判断結果に従って上記一方のプロセッサの プロセスを上記第1と第2のプロセッサの他方のプロセ ッサへ情報伝達し、その後上記一方のプロセッサに対応 する上記第1と第2の供給/遮断回路の一方はクロック 信号の供給を停止することを特徴とするオンチップマル チプロセッサシステム。

【請求項2】上記第1と第2のプロセッサは、それぞれ 時分割方式で複数のプロセスを並行して処理することの 可能なマルチタスク処理プロセッサであることを特徴と する請求項1に記載のオンチップマルチプロセッサシス テム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数のプロセッサを有 するシステム、所謂マルチプロセッサの情報処理システ ム(以下、マルチプロセッサシステムと言う)に関す 30 る。

[0002]

【従来の技術】従来より、複数のプロセッサを有する情 報処理システムの消費電力の低減を図ることが、特開昭 61-122733公報に提案されている。この技術 は、2つのマイクロプロセッサ装置が、マスタ系とスレ ープ系とから構成され、それぞれのクロックを別個のも のとし、低負荷時にはスレープ系のクロックを低減、あ るいは停止することにより消費電力の低減を図るもので ある。また、複数のプロセッサを集積回路の1チップ上 40 に集積する技術が、1991 アイ・イー・イー・イー・イ ンターナショナル・コンファレンス・オン・コンピュー タ・デザイン:ヴィエルエスアイ イン コンピュータズ アンド プロセッサズ第128頁-第131頁 (1991 IEEE INT ERNATIONAL CONFERENCE ON Computer Design: VLSI in C omputers & Processors pp. 128-131) に記載されてい る。この技術は、1チップ上にそれ自身で自立して情報 処理を行えるプロセッサを2台集積したものである。し かしながら、この文献にはクロック停止、またはクロッ ク周波数低減等の制御をすることによって、消費電力の *50* のクロックを入力した場合、この条件を満足させること

低減をすることに関しては特に記載はなされていない。 [0003]

【発明が解決しようとする課題】上記公開特許公報に記 載された従来技術を、主記憶を共有し、おのおのが時分 割方式で複数のプロセスを並行して処理することの可能 な複数のプロセッサを有するマルチプロセッサシステム に適用するといくつかの問題を生じる。例えば、一部の プロセッサのクロックを低減すると、複数の周波数のシ ステムクロックが同時に存在することになる。一数値例 を挙げれば、20MHzと5MHzである。複数のプロ セッサ間の共有された回路、例えば共有した主記憶を使 用する権利を管理する論理回路は順序回路を含んでい る。複数のプロセッサ間で共有される回路の別の例とし ては、入出力装置の制御回路等がある。従って、複数個 の周波数のシステムクロックを含む順序論理回路は、単 一周波数のシステムクロックのみに対して正しく動作す る論理回路よりも複雑になる。例外として、複数のシス テムクロックの違いを吸収するために一貫して非同期/ 同期変換回路を用いる場合は、プロセッサ間の共有論理 回路の複雑度を増すものではないが、非同期/同期変換 回路は0.5-1クロックサイクルの遅延時間を生じる ため、高速な共有回路を設計することができないという 問題を生ずる。また、第2に一個のプロセッサのクロッ クを停止すると、停止したプロセッサに残っていたプロ セスが実行できなくなると言う問題がある。プロセスと は、マルチタスク処理プロセッサでひとつの単位1プロ グラムの呼称である。従って、例えばユーザーからのコ マンド処理プログラムは通常ユーザーからのコマンド入 力がキーボードからなされるので、実質的にはごく小さ いCPU時間しか動作しておらず、このコマンド処理プ ログラムをクロックが停止される方のプロセッサのプロ グラムの中に入る可能性が大きい。しかしながら、キー ポードからの入力レートは低速であるが、キー入力の度 にシステムは迅速に応答しなければならない。そのた め、もし迅速に応答させようとすると、キー入力の度に プロセッサのクロック供給を再開せねばならず、クロッ ク停止/供給再開の手間に起因するオーバーヘッドが大 きい。換言すれば、オーバーヘッドの処理の分だけ消費 電力の低減効果は薄れる。

【0004】またワンチップ上に複数のプロセッサが集 積されたところのオンチップマルチプロセッサシステム に関しては、上記公開特許公報に記載された従来技術を 用いると、複数のシステムクロックを、半導体チップに 供給しなければならない。従って、複数のシステムクロ ックを半導体チップに供給する場合に、半導体チップの 外部端子数が増加するという問題がある。また、先に説 明した同期式回路を用いると、クロックトリガが一致す るフェーズでのクロック間の絶対時間差をある一定時間 内におさえなければいけない。複数の外部端子から別々

は、特に100MHz以上の周波数で動作する場合に困難となる。

【0005】従って、本発明の目的は、主記憶を共有 し、それぞれが時分割方式で複数のプロセスを並行して 処理することの可能な複数のプロセッサからなるオンチ ップマルチプロセッサシステムにおいて、消費電力を低 減することにある。また、本発明の他の目的は、従来技 術を用いた場合に生じる問題、すなわち複数のシステム クロックを用いるために共有部分の論理回路の複雑度が 増したり、あるいは共有部分の高速動作が不可能とな 10 る、あるいは停止プログラムの中にユーザーコマンド処 理プロセスのようなプロセスを含むことによって起こる 頻繁なクロック停止/供給再開の手間に起因する消費電 力の低減効果が薄れるといった問題を解消することに有 る。また、本発明の他の目的は、ワンチップ上に複数の プロセッサを集積化する場合に、複数のシステムクロッ クを複数の外部端子より半導体チップに入力するために 生ずる半導体チップの外部端子数の増加、または複数の システムクロック間の時間差が生じて高速システムの設 計を困難にするといった問題を解消することを可能とす 20 ることにある。

[0006]

【課題を解決するための手段】上記の目的を達成するた め本発明の代表的な実施形態によるオンチップマルチブ ロセッサシステムは、主記憶を共有する第1と第2のプ ロセッサと、外部からのクロックが供給されるクロック 供給端子と、該クロック供給端子と上記第1のプロセッ サとの間に接続され、上記クロック供給端子から上記第 1のプロセッサへのクロックの供給/遮断を制御する第 1の供給/遮断回路と、上記クロック供給端子と上記第 30 2のプロセッサとの間に接続され、上記クロック供給端 子から上記第2のプロセッサへのクロックの供給/遮断 を制御する第2の供給/遮断回路とをワンチップ上に具 備してなり、上記第1と第2のプロセッサの一方のプロ セッサでのプロセスの負荷の合計が所定の水準より軽い ことが判定された際に、該判断結果に従って上記一方の プロセッサのプロセスを上記第1と第2のプロセッサの 他方のプロセッサへ情報伝達し、その後上記一方のプロ セッサに対応する上記第1と第2の供給/遮断回路の一 方はクロック信号の供給を停止することを特徴とする。

[0007]

【作用】本発明の代表的な実施形態によれば、一方のプロセッサでのプロセスの負荷の合計が所定の水準より軽いことが判定された際に、一方のプロセッサへのクロック信号の供給が停止されるので、システム全体の消費電力を低減することが可能である。しかも、複数のシステムクロックが同時に存在することはないので先に述べた共有部分の論理回路の複雑度が増したり、あるいは共有部分の高速動作が不可能となるという問題はおこらない。またユーザーコマンド処理プロセスのようなプロセ

スも別のプロセッサへ移動されるので、先に述べた頻繁なクロック停止/再開の手間に起因する消費電力の低減効果が持れるといった問題も起こらない。さらに外部からのクロックが供給されるクロック供給端子はワンチップで一つで良いので、半導体チップの外部端子数の増加、または複数のシステムクロック間の時間差が生じて高速システムの設計を困難にするといった問題を解消することができる。本発明のその他の目的と特徴は、以下の実施例から明らかとなろう。

[0008]

【実施例】図1は、本発明の実施例によるオンチップマ ルチプロセッサを中心とする情報処理装置の例を図1に 示す。半導体チップ100内部の2台のプロセッサ10 1, 111は、主記憶123を共有して使用している。 このチップ100のクロック供給端子には、システムク ロック121がチップ外部より入力される。尚、外部か らのクロックを分周してクロック波形のデューティー比 を調節する回路等は本発明と関係しないので記載されて いない。システムクロック121は半導体チップ100 内部のANDゲート102、112を経由してそれぞれ プロセッサ101、111のクロック入力端子に入力し ている。ANDゲートの機能は2つの入力信号が共に1 の時にのみ出力信号に1を出力する。よってプロセッサ 101の例ではクロック遮断制御回路103の出力信号 105が1の時にシステムクロック121が信号104 に伝えられ、出力信号105が0の時にシステムクロッ ク121が信号104に伝えられない。プロセッサ11 1に関しても同様なので説明は省略する。

【0009】本実施例のオンチップマルチプロセッサシ ステムでは、あるプロセスを一方のプロセッサ104か ら他方のプロセッサ114に移動して実行する移動処理 が可能となっている。主記憶123を共有するマルチプ ロセッサシステムにおいては、この移動処理は容易であ る。この移動処理は、再開番地と再開時のプログラミン グレジスタの情報および処理移動を依頼するメッセージ を主記憶123を介して二つのプロセッサ101、11 1との間で情報伝達すれば実行できる。この処理は、現 状の技術の範囲内で実現可能なものである。本実施例の オンチップマルチプロセッサシステムでは、二つのプロ セッサ101、111はそれぞれ時分割方式で複数のプ ロセスを並行して処理することの可能なマルチタスク処 理能力を有する。また本実施例のオンチップマルチプロ セッサシステムでは、二つのプロセッサ101、111 のそれぞれに関して現在のシステムに関しての情報、例 えば現在実行中のプロセス数等の情報を得ることのでき るシステムコールがプログラム中に存在する。

ムクロックが同時に存在することはないので先に述べた 【0010】図2は図1のマルチプロセッサシステムに 共有部分の論理回路の複雑度が増したり、あるいは共有 おいてクロックの遮断を行うソフトウェアのフローチャ 部分の高速動作が不可能となるという問題はおこらな ートである。このソフトウェアは主記憶123に置かい。またユーザーコマンド処理プロセスのようなプロセ 50 れ、プロセッサ101あるいは111によって実行され

5

る。特にこのソフトウェアでは、あるプロセッサ(CP U)にてアクティブ(実行中)のプロセスの数が一定数 t 以下ならば、負荷を軽いと判定して、自らのクロックを 遮断するものである。ただし、プロセッサがアクティブ とは実質的な計算処理中であることを言い、プロセッサ がアクティブでないとはユーザーからのキー入力待ち 等、実質的な計算処理が行われていない状態を言う。動 作において4つの変数i、s、t、Mが用いられてい る。変数iはカウンタ変数として用いられている。変数 s はアクティブなプロセスの数を集計するために用いら 10 れている。この4つの変数はプロセッサ101、ないし は111の内部のプログラミングレジスタの値として存 在している。なお動作の開始以前に変数tには適切な値 の代入が完了しているものとする。以下、ソフトウェア によるプロセッサの動作を説明する。

[0011]

処理201:動作が開始する。処理202へ。

処理202:このプロセッサ上で動作しているプロセス に関する情報を得るために、先のシステムコールを使用 する。このシステムコールによってこのプロセッサ上に 20 よって現在実行中のプロセスの合計数が求められ、これ を変数Mに代入する。処理203へ。

処理203-207のループはプロセス1からプロセス Mまでのすべてのプロセスに関してある処理を行う目的 で形成されている。プロセス番号のカウンタとして変数 1が用いられている。

処理203:変数iに1を代入。変数sに0を代入。処 理204へ。

処理204:第1プロセスがアクティブであるかをチェ ックする。もしも第 i プロセスがアクティブであるな 30 ら、処理205へ。さもなければ処理206へ。

処理205:変数sに1を加える。処理206へ。

処理206:変数iが変数Mより大きかったら処理20 8へ、さもなければ処理207へ。

処理207:変数iに1を加える。処理204へ。

処理208:この時点で変数sにアクティブなプロセス の合計数が代入されいる。変数 s と変数 t を比較する。 sがtより大きければ処理終了。さもなければ処理20 9 ^.

らば処理210へ。さもなければ、プロセスの移動は不 可能であるから、処理終了。

処理210:自分のCPUに存在するすべてのプロセス をパス122と主記憶123を介して他のCPUに移動 する。処理211へ。

処理211:自CPUのクロックを停止する。処理終 了。

図2に示すソフトウェアはある時間間隔例えば10分間 隔で自動的に起動されるように設定してある。そのため

ユーザーが意識しないでも、負荷の状況に応じて消費電 力を低減する自動運転が可能となる。

【0012】本発明は上記の実施例に限定されるもので はなく、その技術思想の範囲内で種々の変形が可能であ ることは言うまでもない。例えば、プロセッサの台数は 2台と限定されるものではなく、3、4、あるいはそれ 以上の台数のプロセッサでも可能である。また二つのプ ロセッサ101、111とパス122との間には二つの プライベートキャッシュを配置し、またパス122と主 記憶123との間には共有キャッシュを配置する等の階 層メモリ構成を採用することもできる。

[0013]

【発明の効果】本発明によれば、主記憶を共有し、それ ぞれが時分割方式で複数のプロセスを並行して処理する ことの可能な複数のプロセッサからなるオンチップマル チプロセッサシステムにおいて、消費電力を低減するこ とができる。また、従来技術を用いた場合に生じる問 題、すなわち複数のシステムクロックを用いるために共 有部分の論理回路の複雑度が増したり、あるいは共有部 分の高速動作が不可能となる、あるいは停止プログラム の中にユーザーコマンド処理プロセスのようなプロセス を含むことによって起こる頻繁なクロック停止/供給再 開の手間に起因する消費電力の低減効果が薄れるといっ た問題を解消することができる。さらに、ワンチップ上 に複数のプロセッサを集積化する場合に、複数のシステ ムクロックを複数の外部端子より半導体チップに入力す るために生ずる半導体チップの外部端子数の増加、また は複数のシステムクロック間の時間差が生じて高速シス テムの設計を困難にするといった問題を解消することを 可能となある。

【図面の簡単な説明】

【図1】本発明の実施例によるオンチップマルチプロセ ッサシステムと主記憶とを含む情報処理システムの全体 図である。


【図2】図1の情報処理システムでのソフトウェアの一 部の処理を表すフローチャートである。

【符号の説明】

処理209:他のCPUがクロック供給により動作中な 40 100…半導体チップ、101、111…プロセッサ、 102、112…ANDゲート、103、113…クロ ック遮断管理装置、104、114…個別のプロセッサ に供給されるクロック信号、105、115…クロック 遮断制御信号、121…システムクロック、122…シ ステムパス、123…主記憶装置、201:処理の開 始、202…211:処理、212:処理の終わり。


6

【図1】



【図2】

図 2



フロントページの続き

(72)発明者 澤瀬 照美

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体設計開発センタ内